This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: _

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PAT-NO:

JP401302288A

DOCUMENT-IDENTIFIER: JP 01302288 A

TITLE:

POWER-RESIDUE CALCULATION SYSTEM

PUBN-DATE:

December 6, 1989

INVENTOR-INFORMATION: NAME KAWAMURA, SHINICHI SHINPO, ATSUSHI

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP63050901

APPL-DATE:

March 4, 1988

INT-CL (IPC): G09C001/00, G06F007/72

US-CL-CURRENT: 708/490

ABSTRACT:

PURPOSE: To speed up arithmetic processing by using a multiplier and a residue calculator for cumulation processing simultaneously.

CONSTITUTION: When an integer given by an equation II is calculated from an integer given by an equation I, the number N of a modulus is passed from a controller 21 to a residue computing element 15. Then, 1 is stored as an initial value in a C register 11 and M is stored in a W register 13. When the least significant digit bit e<SB>0</SB> of a power number E

10/15/2004, EAST Version: 1.4.1

is '0', RmodN is found by using the residue calculator 15 and stored in registers 12 and 13 and then the result is multiplied by using a multiplier 14, so that the result is stored in the register 12. When the e<SB>0</SB> is '1', the cumulative processing is carried out simultaneously with said squaring processing and the cumulation processing is performed by using the multiplier 14 first then the residue calculator 15 to find CmodN. Thus, the multiplier and residue calculator 15 are used for different processes at the same time, thereby speeding up the processes.

COPYRIGHT: (C) 1989, JPO&Japio

◎ 公開特許公報(A) 平1-302288

®Int. Cl. ⁴

識別記号

广内整理番号

@公開 平成1年(1989)12月6日

G 09 C 1/00 G 06 F 7/72 7368-5B 7056-5B

審査請求 未請求 請求項の数 1 (全5頁)

ᡚ発明の名称 べき乗剰余計算方式

②特 顧 昭63-50901

②出 願 昭63(1988)3月4日

伽発明者 川村

信 一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

伽発明者 新保

淳 神

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 顋 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

砚代 理 人 弁理士 鈴江 武彦 外2名

明知音

1. 発明の名称

べき乗剰余計算方式

2. 特許請求の範囲

第1、第2及び第3のレジスタ、乗算器、剩余計算器並びに制御手段を備え、与えられた整数

M, N, E $\left(-\frac{k}{\Sigma}e_{i}-2^{i}, e_{i}-1 \ \text{\mathbb{Z}} \ \text{\mathbb{Z}} \right)$

から、 C = M ^E mod N なるべき整数 C を計算する べき乗剰余計算方式において、

前記制御手段は、初期値として前記第1のレジスタに1、前記第2のレジスタにM2、前記第3のレジスタにM2、前記第3のレジスタにM8のおおおりに1ずつ増す皮に、前記第2のレジスタの格納のはと前記第2及び第3のレジステップと、この第1のステップと、この第1のステップと、この第1のステップと、この第1のステップと、この第1のステップとでの決ち前記第2のレジスタに格納する第2のステップとからなる二乗処理の実行を制御するとともに、

1 を 0 から順に 1 ずつ増す度に、 e i が 1 であるときのみ、前記第 1 のステップと同時に、前記第 1 のレジスタの格納値と前記第 3 のレジスタの格納値と前記第 3 のレジスタの格納値と前記第 1 のレジスタに格納するとともに、前記第 2 のステップと同時に、前記第 1 のレジスタの格納はと前記第 1 のレジスタに格納するとのであることを特徴とするべき乗剰余計算方式。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、例えばRSA暗号化アルゴリズムに使用され、ピット数を増やすことなくべき乗剰余計算方式に関し、特に演算処理の高速化を図れるようにしたべき乗剰余計算方式に関する。

(従来の技術)

RSA暗号化方式は、現在最も有望視されている公開鍵暗号方式である。このRSAのアルゴ

リズムは、C、M、N、Eを整数、Mを平文、C を暗号文としたとき、

C - M E and N

によって表わすことができる。

ところで、上記アルゴリズムにおいて、 C. M. Nは、通常 1 5 0 桁程度の大きな数であることから、上記アルゴリズムを実際にインブリメントする場合、 M^E を計算した後に剰余計算を行うのは現実的でない。そこで、べき指数 E を 2 進数

(ek, …, el, el) に展開し、その最下位 ピットから最上位ピットまで、A×Baod Nの計算を繰返す手法が採用される。この手法の群梱を 第4図に示す。まず、M, N, Eが与えられ、初 明値としてCレジスタに1、RレジスタにMが与 えられる(1)。そして、iを0からkまで1ず つ順次増やしながら(2, 3)、el=1であれ ば(4)、

C ← C * R mod N なる累積処理を実行した後 (5)、 R ← R * R mod N

った。一方、処理の高速化を図るため、上記累積処理と二乗処理とを並列化させることも考えられるが、その場合、乗算器と剩余演算器とをそれぞれ2組備えなくてはならず、回路規模が大幅に増大してしまうという問題があった。

(発明が解決しようとする課題)

このように、従来のべき乗剰余計算方式では、
累積処理と二乗処理とをシリアルに実行し、しか
も各処理において乗算と剰余算とは異なる時間に
行われるため、全体的な演算時間が長くなってし
まうという問題があった。また、上紀累積処理と
二乗処理とを並列化しようとすると、回路規模が
大幅に増大してしまうという問題があった。

本発明は、回路規模の増大を抑えつつ、演算処理の高速化を図ることができるべき乗剰余計算方式を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、第1、第2及び第3のレジスタ、 乗算器、剩余計算器並びに制御手段を備え、与え なる二乗処理を実行し(6)、e₁ - 0 であれば(4)、上記二乗処理のみを実行する(5)。

このアルゴリズによれば、1つの処理サイクル内の累積処理(5)及び二乗処理(6)において、利余計算を行って桁数を削減しながら、Cレジスタにべき乗剰余演算結果、Rレジスタに二乗演算結果をそれぞれ格納して処理が進められ、最終的にCレジスタ内に結果Cを求めることができる。

このアルゴリズムを実行する従来のべき乗利余計算方式は、累積処理及び二乗処理を実行するため、2数の乗算を行う乗算器と、その乗算結果に対する動余算を行う動余計算器とを備えて行われる。それの乗算を行う動余計算器が使用され、その後、剰余計算器が使用され、その処理サイクルに乗算器と動余計算器とが交互に2回ずつ使用されることに使用される。 とがないため、これらの使用効率が悪くなるという間節が長くなるとがないため、これらの使用効率が悪くなるとがないため、これらの使用効率が悪くなるとなりな質処理の時間が長くなるという間節があ

られた整数M. N. E $\left(-\sum_{i=0}^{k} e_i \cdot 2^i\right)$, e_i -

1 又は 0)から、 C - M ^B aod N なる整数 C を計算するべき乗剰余計算方式において、前記制御手段が、以下のように二乗処理及び累積処理の実行を制御することを特徴としている。

即ち、制御手段は、まず初期値として前記第 1 のレジスタに 1 、前記第 2 のレジスタに M² 、前記第 3 のレジスタに Mをそれぞれ設定する。

制御手段の制御により実行される二乗処理は、1 を 0 から順に1 ずつ増す度に、前記第 2 のにスタの格納値と前記整数 N とを前記第 2 及び第 3 の供給しその法 N の演算結果を前記第 2 及び第 3 のレジスタに格納する第 1 のようって を が 前記第 2 のレジスタに 格納する第 2 のステップとからなる。

また、制御手段の制御により実行される累積処理は、処理の実行を制御するとともに、i を 0 から順に 1 ずつ増す度に、 e i が 1 であるときのみ、前記第 1 のステップと同時に、前記第 1 のレジス

タの格納値と前記第3のレジスタの格納値とを前記乗算器に供給しその結果を前記第1のレジスタに格納するとともに、前記第2のステップと同時に、前記第1のレジスタの格納値と前記整数Nとを前記剩余計算器に供給しその法Nの演算結果を前記第1のレジスタに格納する処理である。

(作用)

本発明では、二級処理の処理ステップがテップができまず第1のステップができまず第1のステップが設定が行われる。このため、第1ステップでは、乗算器ができませなっては利金をでは、第2ステップでは、乗りを登り入っては、第1ステップでは、を使用して、東後処理では、アウムのステップでは、乗りという。では、東路と別に、第1及び時にのよっては、東路と別に、第1及び時にのは、東路と別に、第1及び時にのは、東路と別に、第1及び時にのは、東路と別に、第1及び時には、東路と別にのは、第1及び時にのは、東路と別にのは、第1及び時にのは、東路と別にのは、第1及び時には、東路と別に、東路と別に、東路と別に、東路と別に、東路と別に、東路と別に、東路と別に、東路とがは、東路とのは、東路と別に、東路とのでは、東路と別にの理がでは、東路と別に、東路とのでは、東路と別に、東路とのでは、東路とのでは、東路とのとは、東路とのとは、東路とのとは、東路とのとのと、東路とのでは、東路とのと、東路とのと、東路とのとは、東路とのと、東路とのとは、東路とのとは、東路とのとは、東路とのとは、東路とのとは、東路とのとは、東路との

波算手段である。 乗算器14への入力は、セレクタ16、17でCレジスタ11、Rレジスタ12 及びWレジスタ13の中から選択されたCレジスタ 1 1及びRレジスタ12の中のいずれかーつに格納される。 剩余計算器15への入力は、セレクタ1 9でCレジスタ12の中のいずれかー方から選択される。 剩余算結果は、Rレジスタ12及びWレジスタ13の両方若しくはCレジスタ11にセレクタ20によって選択されて格納される。 制御部21は、 後述する処理手順に従って各セレクタ16~20の選択信号を出力し、データの流れを制御する。

第2図に上記制御部21の処理手順を示す。始めに512ピット程度の整数であるNと、N-1以下の整数であるM. Eとが与えられる。法の数Nは、制御部21から剰余演算器15に受け渡される。まず、初期値としてCレジスタ11に1、Wレジスタ13にMがそれぞれ格納される。制御部21内のループ変数iは、0にリセットされる

ることができる。

(実施例)

以下、図面に基づいて本発明の実施例について説明する。

第1 図は一実施例に係るべき乗剰余演算装置の 構成を示すプロック図である。

この装置は、 C 、 R 、 W の 3 つのレジスタ1 1 . 1 2 . 1 3 と、本装置の主体をなす乗算器 1 4 及び剩余計算器 1 5 と、5 つのセレクタ 1 6 ~ 2 0 と、これらを制御する制御部 2 1 とにより構成されている。 C レジスタ 1 1 . R レジスタ 1 2 により 4 及び W レジスタ 1 3 は、処理途中の結果を一時的に スタ 1 2 は例えば 1 0 2 4 ピット、 W レジスタ 1 3 は例えば 5 1 2 ピットのレジスタ となってい例えば 5 1 2 ピット の後を求める演算手段で例える。 乗算器 1 4 は、 2 数の 稜を求める演算手段で例える。 乗算器 1 4 は、 2 数の 稜を求める演算手段で例える。 銀余計算器 1 5 は、例えば 1 0 2 4 ピットの入りに対し、与えられた法 N の下で、剩余計算を行う

(21)。以下、Cレジスタ11の内容をC、Rレジスタ12の内容をR、Wレジスタ13の内容をWとして記述する。先ず、W*Wの乗算結果がRレジスタ12に格納される(22)。

次に、べき乗数 E (= Σ e i · 2 l) を、

e k · e k - l · ··· · e 1 · e 0
と 2 進数表現したときの最下位ピットe 0 が 0
であれば(2 3)、二乗処理のみを実行する
(2 4)。この二乗処理は、剩余計算器 1 5 を用いて R mod N を求め、その結果を R レジスタ 1 2
と W レジスタ 1 3 の両方に格納する第 1 のステップ S 1 と、乗算器 1 4 を用いて R * R を求め、その結果を R レジスタ 1 2 に格納する第 2 のステップ S 2 とからなる。 e 0 が 0 の場合の処理はこれで終了する。

一方、 e ₀ が 1 の場合には (2 3) 、上記と同じ二乗処理 (2 5) と同時に R 積処理 (2 6) を実行する。この R 積処理 (2 6) は、上記第 1 のステップ S 1 と同時に、乗算器 1 4 を用いて C * Wを求め、その結果を C レジスタ 1 1 に B 钠

するステップS1′と、その後、上記第2のステップと同時に、利余計算器15を用いて C aod N を求め、その結果を C レジスタ11に格納するステップS2′とからなる。つまり、上記第1のステップと第2のステップでは、乗算器14と剩余計算器15とが同時に使用されている。これら乗算と利余計算の両方が終了し、その結果の各レジスタへの格納をもって e g が1の場合の処理は終わる。

次に制御部 2 1 は、ループ変数 i をインクリメントし(2 7)、同様の処理を繰返す。 i が k + 1 になったら処理は終了する(2 8)。 そのときの C レジスタ 1 1 の内容が M ^E mod N の結果である。

第 3 図は、E = 1 1 = (1011)₂の場合に、各時点で各レジスタが保持している内容を示す図である。この図に示すように、各ループでの処理は2つのステップで終了する。そして、C レジスタ11の格納値は、e₁ = 1のときに、C * Wを先に実行し、C mod Nを後に実行することにより

て累積処理と二乗処理とを並列的に行っているので、簡単な構成で処理の高速化を図れるという効果を奏する。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るべき乗剰余計算装置のブロック図、第2図は同装置の動作を説明するための流れ図、第3図は同装置を用いて計算を行った時の各時点でのレジスタの内容の一例を示す図、第4図は従来のべき乗剰余計算装置の動作を示す流れ図である。

1 1 ··· C レジスタ、 1 2 ··· R レジスタ、 1 3 ··· W レジスタ、 1 4 ··· 乗算器、 1 5 ··· 剩余計算器、 1 5 ~ 2 0 ··· セレクタ、 2 1 ··· 制御部。


出願人代理人 弁理士 鈴江武彦

得でいるので、 最終的には、 M 11 mod N が求められる。 R レジスタ 1 2 の格納値を求める際は、 剰余演算が先行し、 その後剰余演算結果を二乗しているが、 次のループの第 1 ステップ S 1 で再度 利余演算をすることにより、 更に次のループの第 1 ステップ S 1′で値 C に乗算される正しい W の値が求められている。


上記装置によれば、 e 1 = 1 のときに、乗算器 1 4 と創余計算器 1 5 の同時使用が可能であるので、演算装置の使用効率が向上し、処理時間の短縮は、乗算器の処理速度と対等しい場合には最もの処理速度とが等しい場合には、関著となり、更にべき指数 E を 2 進数で表わしたとき、1 が立つビット数が多い程、上記案 積処理とこ乗処理の並列処理効果が奏され、Eのビットが全て1である場合には、従来の半分に短縮される。

[発明の効果]

以上のように、本発明によれば、二乗処理の液 算順序を累積処理の演算順序と換えことにより、 乗算器と劇余演算器を同時に異なる処理に使用し




. 第 2 図



第 1 図

		С	R	w
	初期値	1	M²	М
i=0 (e ₀ =1)	51,51	М	M ² mod N	M ² mod N
	S2,52°	Mmod N	(M²mod N)²	1
i=1	S1,S1'	Mmod N-M²mod N	M ⁴ mod N	M ⁴ mod N
(e ₁ =1)	S2,52°	M ³ mod N	(M ⁴ mod N) ²	1
i = 2	S1,S1'	1	M ⁸ mod N	M ⁸ mod N
(e ₂ =0)	52,52	1	(M ^B mod N) ²	*
i = 3	S1,S1 ⁻	M³modN·MªmodN	M ¹⁶ mod N	M ¹⁶ mod N
(e₃=1)	S2,S2	M ^{II} mod N	(M¹¹mod Ņ)²	1

第 3 図



第 4 図